CLIPPEDIMAGE= JP411024108A

PAT-NO: JP411024108A

DOCUMENT-IDENTIFIER: JP 11024108 A

TITLE: THIN FILM TRANSISTOR TYPE LIQUID CRYSTAL

DISPLAY ELEMENT AND MANUFACTURE THEREOF

PUBN-DATE: January 29, 1999

INVENTOR-INFORMATION:

NAME

SAI, YUKO

ASSIGNEE-INFORMATION:

NAME

HYUNDAI ELECTRON IND CO LTD

COUNTRY

N/A

APPL-NO: JP10108213

APPL-DATE: April 17, 1998

INT-CL (IPC): G02F001/136; G02F001/1335

ABSTRACT:

PROBLEM TO BE SOLVED: To simplify a manufacturing process by protecting a thin film transistor with a resin layer for a color filter on the thin film transistor and making the resin layer for a color filter of a pixel electrode forming part as an ordinary color filter layer.

SOLUTION: A reverse-stagger type thin film transistor 30 is arranged on an upper part of a lower substrate 21; a storage electrode 22b is arranged on the same plane as a gate 22a of a thin transistor; and color filter layers 28a, 28b are arranged on a whole surface of a lower substrate 21. The color filter layer 28b protects the thin film transistor 30 from pollutants. The color

07/05/2001, EAST Version: 1.02.0008

filters 28a, 28b have contact holes 29a, 29b, which expose a drain 27b and an upper insulating layer 23 of the upper part of the storage electrode 22b. A pixel electrode 31 is arranged on the upper part of the color filter layer 28a; the pixel electrode on the bottom of the contact hole 29b and the storage electrode 22b, and the insulating layer 23 form a capacitor; a black matrix 42 is arranged on a part corresponding to the thin film transistor 30 on an upper electrode 41 and the capacitor.

COPYRIGHT: (C) 1999, JPO

07/05/2001, EAST Version: 1.02.0008

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-24108

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl. ⁶		識別記号	F I		
G02F	1/136	500	G 0 2 F	1/136	5 0 O
	1/1335	505		1/1335	5 0 5

審査請求 未請求 請求項の数14 OL (全 6 頁)


(21)出願番号	特顧平10-108213	(71)出顧人	591024111
(22)出顧日	平成10年(1998) 4月17日		現代電子産業株式会社 大韓民国京畿道利川市夫鉢邑牙美里山136 - 1
(31)優先権主張番号 (32)優先日	1997/P14495 1997年4月18日	(72)発明者	崔 佑 鎬 大韓民国ソウル網雀區舎堂 1 洞449番地30
(33)優先権主張国	韓国(KR)	(74)代理人	号302号 弁理士 瀬谷 徹 (外1名)
		(14/10年八	开座工 枫苷 IN (2) 11 石/

(54) 【発明の名称】 薄膜トランジスタ型液晶表示素子とその製造方法

(57)【要約】

トを削減することができる液晶表示素子を提供する。 【解決手段】 第1基板と、前記第1基板に対向する第 2基板と、前記第1基板の対向面の一部分に形成された スイッチング素子と、前記スイッチング素子の形成され た前記第1基板の対向面全面に形成されたカラーフィル 夕層と、前記第1基板の対向面の他部分上に位置する前 記カラーフィルタ層上部に形成され前記スイッチング素 子と電気的に連結される第1電極と、前記第2基板の対 向面のうち前記スイッチング素子に該当する部分に形成 されたブラックマトリクスと、前記ブラックマトリクス の形成された前記第2基板の対向面全面に形成された第 2電極とを備える構成とする。

【課題】 製造工数を減少させることにより、製造コス



1

【特許請求の範囲】

【請求項1】 第1基板と、

前記第1基板に対向する第2基板と、

前記第1基板の対向面の一部分に形成されたスイッチング素子と、

前記スイッチング素子の形成された前記第1基板の対向 面全面に形成されたカラーフィルタ層と、

前記第1基板の対向面の他部分上に位置する前記カラーフィルタ層上部に形成され前記スイッチング素子と電気的に連結される第1電極と、

前記第2基板の対向面のうち前記スイッチング素子に該 当する部分に形成されたブラックマトリクスと、

前記ブラックマトリクスの形成された前記第2基板の対向面全面に形成された第2電極とを備えることを特徴とする薄膜トランジスタ型液晶表示素子。

【請求項2】 前記第1電極は画素電極,前記第2電極 は共通電極であり、前記第1基板は下部基板,前記第2 基板は上部基板であることを特徴とする請求項1記載の 薄膜トランジスタ型液晶表示素子。

【請求項3】 前記カラーフィルタ層のうち前記スイッチング素子上部に形成された部分は前記スイッチング素子の保護層であることを特徴とする請求項1記載の薄膜トランジスタ型液晶表示素子。

【請求項4】 前記スイッチング素子はエッチストッパを有する逆スタガー型薄膜トランジスタであることを特徴とする請求項1記載の薄膜トランジスタ型液晶表示素子。

【請求項5】 前記カラーフィルタ層のうち前記スイッチング素子上部に形成された部分は前記スイッチング素子の保護層であることを特徴とする請求項2記載の薄膜 30トランジスタ型液晶表示素子。

【請求項6】 前記スイッチング素子はエッチストッパを有する逆スタガー型薄膜トランジスタであることを特徴とする請求項2記載の薄膜トランジスタ型液晶表示素子。

【請求項7】 前記カラーフィルタ層は約1乃至3μm の厚さを有することを特徴とする請求項1記載の薄膜トランジスタ型液晶表示素子。

【請求項8】 第1基板及び第2基板を準備する工程と、

前記第1基板の対向面の一部分にスイッチング素子を形成する工程と、

前記スイッチング素子を備えた前記第1基板の対向面全面にカラーフィルタ層を形成する工程と、

前記カラーフィルタ層の所定部分にコンタクトホールを 形成し前記スイッチング素子の一部分を露出させる工程 と、

前記コンタクトホールを含んで前記カラーフィルタ層上 部の所定部分に第1電極を形成し、前記スイッチング素 子と前記第1電極とを電気的に連結する工程と、 2

前記第2基板の対向面のうち前記スイッチング素子に該当する部分にブラックマトリクスを形成する工程と、前記ブラックマトリクスの備わった前記第2基板の対向面全面に第2電極を形成する工程とを備えることを特徴とする薄膜トランジスタ型液晶表示素子の製造方法。

【請求項9】 前記第1電極は画素電極,前記第2電極は共通電極であり、前記第1基板は下部基板,前記第2基板は上部基板であることを特徴とする請求項8記載の薄膜トランジスタ型液晶表示素子の製造方法。

10 【請求項10】 前記カラーフィルタ層のうち前記スイッチング素子上部に形成された部分は前記スイッチング素子の保護層であることを特徴とする請求項8記載の薄膜トランジスタ型液晶表示素子の製造方法。

【請求項11】 前記スイッチング素子はエッチストッパを有する逆スタガー型薄膜トランジスタであることを特徴とする請求項8記載の薄膜トランジスタ型液晶表示素子の製造方法。

【請求項12】 前記カラーフィルタ層のうち前記スイッチング素子上部に形成された部分は前記スイッチング素子の保護層であることを特徴とする請求項9記載の薄膜トランジスタ型液晶表示素子の製造方法。

【請求項13】 前記スイッチング素子はエッチストッパを有する逆スタガー型薄膜トランジスタであることを特徴とする請求項9記載の薄膜トランジスタ型液晶表示素子の製造方法。

【請求項14】 前記カラーフィルタ層は約1乃至3μmの厚さを有することを特徴とする請求項8記載の薄膜トランジスタ型液晶表示素子の製造方法。

【発明の詳細な説明】

30 [0001]

【発明の属する技術分野】本発明は液晶表示素子の技術 に係り、特に色調が向上し、工程が単純な薄膜トランジ スタ型液晶表示素子とその製造方法に関する。

[0002]

【従来の技術】一般に薄膜トランジスタ型液晶表示素子 (Thin Film Transistor LiquidCrystal Display) は、 下部基板、下部基板上に形成されたスイッチング素子の 薄膜トランジスタ、下部基板と対向する上部基板、上部 基板上に形成された赤、緑及び青のカラーフィルタ層、 及び二つの基板により限定されたキャビティに封入され

40 及び二つの基板により限定されたキャビティに封入され た液晶を備える。

【0003】図9は従来の一般的な薄膜トランジスタ型液晶表示素子の横断面図を示す。下部基板1上部の一部分には、画素を駆動するスイッチング素子の逆スタガー型薄膜トランジスタ15が配置され、他部分には画素電極8が配置される。画素電極8はITOで構成される。薄膜トランジスタ15の上部には、薄膜トランジスタを保護するためのパッシベーション層9が位置する。薄膜トランジスタ15は、ゲート2a、ソース7a及びドレイン7bを備える。ゲート2aと同一平面に配置された

ストレージ電極2bと画素電極8との間には絶縁層3が 介され、これら三要素はキャパシタ17を形成する。

【0004】上部基板11の所定部分には液晶表示素子 のクロストークを防止するブラックマトリクス12が配 置される。このブラックマトリクス12は、薄膜トラン ジスタ15とキャパシタ17に該当する部分に配置され る。上部基板11の表面のうち、即ち、画素電極に該当 する部分には、赤、緑及び青のカラーフィルタ層13が 配列される。ブラックマトリクス12及びカラーフィル 夕層13上部の全面には共通電極14が配列される。こ 10 の共通電極14はITOで構成される。一方、参照番号 4は活性層、参照番号5はエッチストッパ、参照番号6 はオーミック抵抗接触層を示す。

【0005】このような薄膜トランジスタ型液晶表示素 子を製造するためには、いずれかの一工程ラインで、下 部基板1の一部分に薄膜トランジスタ15を形成し、薄 膜トランジスタの形成工程のうち、ソース7a及びドレ イン7bを形成する以前に、下部基板1の他部分に画素 電極8が形成される。次に薄膜トランジスタ15を保護 するパッシベーション層9を形成する。一方、他の工程 20 ラインでは、上部基板11のうち、薄膜トランジスタ1 5及びキャパシタ17に該当する部分のみにブラックマ トリクス12を形成する。次に画素電極8に該当する部 分にカラーフィルタ層13を形成する。 これらのブラッ クマトリクス12とカラーフィルタ層13が形成された 結果物全面に共通電極14を形成する。

[0006]

【発明が解決しようとする課題】上述した製造方法によ れば、下部基板1に形成された薄膜トランジスタ15を ーフィルタ層13の形成工程と別に行われる。従って、 液晶表示素子の製造工程が複雑である。

【0007】また、下部基板1に薄膜トランジスタ15 及びパッシベーション層9を形成する工程ラインと、上 部基板11にカラーフィルタ層13を形成する工程ライ ンとがそれぞれに要求される。ところが、一つのライン を加えるには設備投資コストが非常に高くなる。

【0008】本発明は以上のような問題点に基づいてな されたものであり、液晶表示素子の製造工程を単純化す ることにある。

[0009]

【課題を解決するための手段】本発明の液晶表示素子 は、第1基板と、第1基板の対向面の一部分に形成され たスイッチング素子と、スイッチング素子の形成された 第1基板の対向面全面に形成されたカラーフィルタ層 と、第1基板の他部分上に位置するカラーフィルタ層上 部に形成されスイッチング素子と電気的に連結される第 1電極とを備える。一方、液晶表示素子は、第1基板に 対向する第2基板と、第2基板の対向面のうち、スイッ チング素子に該当する部分に形成されたブラックマトリ 50 ルタ層28bは、図9のパッシベーション層9に対応す

クスと、ブラックマトリクスの備わった第2基板の対向 面全面に形成された第2電極とを備える。ここで、カラ ーフィルタ層のうちスイッチング素子上部に形成された 部分はスイッチング素子の保護層の役割をする。

【0010】また本発明の液晶表示素子の製造方法は、 まず第1基板及び第2基板を準備する。前記第1基板の 対向面の一部分にスイッチング素子を形成する。スイッ チング素子の形成された第1基板の対向面全面にカラー フィルタ層を形成する。カラーフィルタ層を形成した

後、カラーフィルタ層の所定部分にコンタクトホールを 形成しスイッチング素子の一部分を露出させる。スイッ チング素子と第1電極とを電気的に連結するため、コン タクトホールを含んでカラーフィルタ層上部の所定部分 に第1電極を形成する。一方、第2基板の対向面のう ち、スイッチング素子に該当する部分にブラックマトリ クスを形成し、このブラックマトリクスの形成された第 2基板の対向面全面に第2電極を形成する。ここで、カ ラーフィルタ層のうちスイッチング素子上部に形成され た部分はスイッチング素子の保護層の役割をする。

【0011】具体的な例として、第1電極は画素電極、 第2電極は共通電極であり、第1基板は下部基板、第2 基板は上部基板である。また、スイッチング素子はエッ チストッパを有する逆スタガー型薄膜トランジスタであ る。カラーフィルタ層の厚さは約1乃至3µmである。 【0012】スイッチング素子の保護層を形成するため のパッシベーション工程がカラーフィルタ形成工程と同 時に行われるので、従来の技術に比べ工数が減って液晶 表示素子の製造工程が単純である。また、スイッチング 素子とカラーフィルタ層が同一生産ラインで形成される 保護するためのパッシベーション層9の形成工程がカラ 30 ので、カラーフィルタ層を形成するための別の工程ライ ンが要求されない。従って、ライン設備投資コストを減 らすことができる。

> 【0013】一方、カラーフィルタ層が下部基板に形成 されバックライトから入射された光がカラーフィルタを 通過した後に液晶層を通過するので、液晶表示素子の色 調が向上する。

[0014]

【発明の実施の形態】以下、添付図面を参照して本発明 の一実施の形態を詳細に説明する。

【0015】図1は本発明により製造された薄膜トラン ジスタ型液晶表示素子を示す。下部基板21上部の一部 分には、スイッチング素子であるエッチストッパを有す る逆スタガー型薄膜トランジスタ30が配置される。薄 膜トランジスタのゲート22aと同一平面には、ゲート 22aから隔たったストレージ電極22bが配置され る。

【0016】この薄膜トランジスタ30が形成された下 部基板21全面には、カラーフィルタ層28a,28b が配置される。薄膜トランジスタ30を覆うカラーフィ

るもので、外部の汚染源から薄膜トランジスタ30を保 護する。カラーフィルタ層28a、28bはコンタクト ホール29a, 29bを備え、薄膜トランジスタ30の ドレイン27bとストレージ電極22b上部の絶縁層2 3を露出させる。

【0017】画素電極31がコンタクトホール29a, 29bを含んでカラーフィルタ層28aの上部に配置さ れる。画素電極31はITOで構成される。コンタクト ホール296の底面に形成された画素電極, ストレージ 電極22b及び絶縁層23はキャパシタを形成する。

【0018】一方、参照番号24は薄膜トランジスタ3 0の活性層、参照番号25はエッチストッパ、参照番号 26はオーミック抵抗接触層,参照番号27aはソース を示す。

【0019】上部基板41上部のうち薄膜トランジスタ 30、及びキャパシタの該当する部分にブラックマトリ クス42が配置される。ブラックマトリクス42の備わ った上部基板41の全面に共通電極43が配置され、こ の共通電極43はITOで構成される。

【0020】図2乃至図7を参照して、下部基板に薄膜 20 トランジスタ、カラーフィルタ層及び画素電極を形成す る過程を説明する。

【0021】図2で、下部基板21を準備する。この下 部基板21全面にスパッタを使用して、MoTa、Mo W及びCr中のいずれか一つの金属を約2000乃至3 000Åに蒸着し、通常のフォトリソグラフィー方法で 金属層をパターニングし、ゲート22aとストレージ電 極22bを形成する。

【0022】図3で、ゲート22a及びストレージ電極 22bの形成された下部基板21全面に、PECVDで 30 約3000歳の絶縁層23、約5000歳の非晶質珪素 層24a及び2000Åの窒化珪素層を連続的に形成す る。次に、エッチストッパマスク(図示せず)を使用し **窒化珪素層をパターニングしてエッチストッパ25を形** 成する。

【0023】図4で、オーミック抵抗接触層を形成する ため、エッチストッパを備えた下部基板21全面に、不 純物が、例えば燐がドープされた非晶質珪素層を蒸着す る。薄膜トランジスタの領域を限定するため、不純物が ドープされた非晶質珪素層と非晶質珪素層24 aをパタ 40 ーニングし、オーミック抵抗接触層26と活性層24を それぞれ形成する。次に、図示していないが、薄膜トラ ンジスタを駆動させるための外部電源を供給するパッド を形成する。

【0024】次いで図5で、下部基板21全面に、ソー ス及びドレイン用金属を蒸着しパターニングすることで ソース27a及びドレイン27bを形成し、薄膜トラン ジスタ30を完成する。

【0025】図6で、薄膜トランジスタ30の形成され

色フィルタ用樹脂の所定部分をエッチングしてコンタク トホール29a, 29bを形成する。第1コンタクトホ ール29aは薄膜トランジスタ30のドレイン27bを 露出させ、第2コンタクトホール29bはストレージ電 極22b上部の絶縁層23を露出させる。赤色フィルタ 用樹脂層のうち薄膜トランジスタ30上部に形成された 層28bは、図1のパッシベーション層9に該当するも のであって、薄膜トランジスタ30を保護する。

6

【0026】一方、薄膜トランジスタ30とストレージ 10 電極22bとの間に配置された赤色のカラーフィルタ用 樹脂層28aは、通常の赤色フィルタ層の役割をする。 赤色のカラーフィルタ用樹脂層28a,28bは約1乃 至3μmの感光膜である。緑色フィルタ及び青色フィル タの形成に関する説明に、赤色フィルタの形成の説明が 適用されることは当業者に自明である。

【0027】図7で、第1コンタクトホール29a及び 第2コンタクトホール29bを含んで赤色のカラーフィ ルタ用樹脂層28aの全面に画素電極31を形成する。 この画素電極31は1TOで構成される。第2コンタク トホール29bに形成された画素電極31, ストレージ 電極22b及び絶縁層23はキャパシタを形成する。

【0028】図8(a)及び図8(b)は上部基板にブ ラックマトリクスと共通電極を形成する工程を示す。図 8 (a) で、上部基板41全面に約2000 Åのクロム を蒸着しパターニングし、上部基板のうち下部基板の薄 膜トランジスタ及びキャパシタに該当する部分にブラッ クマトリクス42を形成する。図8(b)で、ブラック マトリクス42の備わった上部基板41全面に共通電板 43を形成する。共通電極はIT〇で構成される。

【0029】なお、本発明では、スイッチング素子とし てエッチストッパを有する逆スタガー型薄膜トランジス タのみを開示したが、本発明はこれに限定されることな く、本発明はエッチバックを有する逆スタガー型薄膜ト ランジスタ、スタガー型薄膜トランジスタ、コプラナー 型薄膜トランジスタまたは自己整列型薄膜トランジスタ などを使用する液晶表示素子にも用いられる。

[0030]

【発明の効果】以上説明したように本発明は、薄膜トラ ンジスタ30の形成された下部基板21全面にカラーフ ィルタ用樹脂層が塗布され、薄膜トランジスタを覆うカ ラーフィルタ用樹脂層28bは、薄膜トランジスタ30 の保護層の役割をし、画素電極31の形成される部分に 配置されたカラーフィルタ用樹脂層28aは通常のカラ ーフィルタ層の役割をする。即ち、カラーフィルタ層の 形成工程とパッシベーション工程が同時に行われる。従 って、液晶表示素子の工数が減少して製造工程を単純化 させることができる。

【0031】また、下部基板に薄膜トランジスタとカラ ーフィルタ層が形成されるので、カラーフィルタ層の形 た下部基板21全面に赤色フィルタ用樹脂を塗布し、赤 50 成のための別のラインが要求されなく、ライン設備投資 7

コストを低くすることができる。

【0032】一方、バックライトから入射された光がカラーフィルタ層を通過した後に液晶層を通過するので、 色調が向上する。

【図面の簡単な説明】

【図1】本発明に基づいて製造された薄膜トランジスタ 型液晶表示素子の横断面図である。

【図2】図1に示す液晶表示素子の下部基板の構造物の 製造工程を示す横断面図である。

【図3】図2に示す液晶表示素子の上部基板の構造物の 製造工程を示す横断面図である。

【図4】図2に示す液晶表示素子の上部基板の構造物の 製造工程を示す横断面図である。

【図5】図2に示す液晶表示素子の上部基板の構造物の 製造工程を示す横断面図である。

【図6】図2に示す液晶表示素子の上部基板の構造物の

製造工程を示す横断面図である。

【図7】図2に示す液晶表示素子の上部基板の構造物の 製造工程を示す横断面図である。

【図8】(a)及び(b)は、図2に示す液晶表示素子の上部基板の構造物の製造工程を示す横断面図である。


【図9】従来の技術により製造された薄膜トランジスタ 型液晶表示素子の横断面図である。

【符号の説明】

21 下部基板

- 28a, 28b カラーフィルタ層
 - 30 薄膜トランジスタ
 - 31 画素電極
 - 41 上部基板
 - 42 ブラックマトリクス
 - 43 共通電極


【図1】




【図3】




【図5】




【図7】



【図2】



【図4】



【図6】

